The TTX_TEST in (4) is the time tak

The TTX_TEST in (4) is the time taken to transmit the test result from the FMother to the PC. TWR_REPORT refers to the time taken to generate the test results report. Lastly, TSETUP_IMPACT is the time taken by the PC from receiving the order to download a bitstream from the software application to beginning to transmit data via the USB bus. As can be seen in Table 3, this time is the most restrictive and is limited by the Xilinx Impact application. This is the time that definitively conditions test run time.
It is important to note any difference in TWR REPORT (4) regardless of whether there is an error in the tested internal resource or not. Should an error be detected in the test, this time increases, since the application run on the PC must open the error report in order to insert the identified error (by default, the test result report is correct unless an error is detected, since this later eventuality is less probable).
As mentioned at the beginning of this section, in order to validate the proposal presented here, two commercial boards were used. Thus, the FUT evaluated was an XC2VP7-FF672, and Table 2 gives a summary of the internal resources evaluated following different internal resource evaluation tests.
With the aim of investigating whether the system was truly capable of identifying faults in resource units, synthetic errors were installed into different resources, and the corresponding times measured, as shown in Table 4. Results of the different tests are given in Fig. 13.
In the light of the tests performed and the results obtained,shown in Fig. 13, the following should be noted:
(a) For all tests performed, it was the analysis of the CLBs which consumed the greatest percentage of time. This is due to the fact that this is the largest resource within a Xilinx FPGA.

結果 (中文) 1:

(4) 中的 TTX_TEST 是传输到 PC FMother 测试结果所需的时间。TWR_REPORT 是指生成测试结果报告所需的时间。最后，TSETUP_IMPACT 是从收到的订单从开始的软件应用程序要通过 USB 总线的数据传输下载比特流 PC 所需的时间。如表 3 所示，这一次是限制性最强和 Xilinx 影响应用受到限制。这是明确条件测试运行时间的时间。它是重要的是注意任何区别在座报告 (4) 无论是否有处于错误测试内部资源或不。应该会检测到一个错误在测试中，这一次会增加，因为在 PC 上运行的应用程序必须以插入已查明的错误打开错误报告 （默认情况下，测试结果报告是正确的除非检测到一个错误，因为这以后可能发生的情况是不太可能）。如本节开头所述，为了验证在这里，提出的建议两个商业板采用了。因而，评价 FUT XC2VP7 FF672，并且表 2 给出了内部资源评价以下不同的内部资源评价测试的摘要信息。调查制度是否真正能够确定断层的资源单位的目的，综合误差被安装到不同的资源，与对应的时间来衡量，如表 4 所示。在图 13 中，给出的不同测试的结果。执行的测试和取得的成果，根据图 13 所示应注意以下︰（a） 为所有进行的测试，这是时间的个 Clb，消耗的最大百分比的分析。这是，这是在 Xilinx FPGA 内最大的资源。

結果 (中文) 3:

（4）中的ttx_test采取发送测试结果从fmother到PC。twr_report时间是指生成测试结果报告的时间。最后，tsetup_impact是由电脑从接到订单到从软件应用开始通过USB总线传输的数据比特流下载时间。在表3中可以看出，这一次是最严格的，是由Xilinx应用影响有限。这是决定性的条件测试运行时间。需要注意的是任何差异在塔台报告重要（4）无论在测试的内部资源或不存在错误。应该是在错误检测，这个时间的增加，因为在PC上运行的应用程序必须打开错误报告将确定的错误（默认情况下，测试结果的报告是正确的除非从这以后可能是不太可能的检测，是一个错误）。正如本节开头提到的，为了验证这里提出的建议，我们使用了两个商业委员会.。因此，未来的发展趋势进行了评估，xc2vp7-ff672，和表2给出了内部资源汇总评估不同的内部资源评估测试。的目的是调查系统是否真正能够识别故障的资源单位，合成错误被安装到不同的资源，并相应的时间测量，如表4所示。图13给出了不同试验的结果。根据所进行的试验和所获得的结果，如图13所示，应注意以下事项：（一）执行所有的测试，这是消耗时间的最大百分比的CLB的分析。这是由于这样的事实，这是最大的资源在Xilinx公司的FPGA。