To investigate the feasibility and

To investigate the feasibility and potential advantage of utilizing HIBDWL to fabricate high resolution patterns with programmed defects for metrology development for sub-7-nm nodes, six-transistor static random access memory (6TSRAM) layouts with and without programmed defects are designed and utilized as the test patterns.

結果 (繁體中文) 1:

為了研究利用HIBDWL製造高分辨率圖案具有用於計量發展用於子7納米節點，六晶體管的靜態隨機存取存儲器編程的缺陷的可行性和潛在優勢（6T SRAM相）具有和不具有編程的缺陷的佈局被設計並作為利用測試圖案。

結果 (繁體中文) 2:

研究利用HIBDWL製造具有程式設計缺陷的高解析度模式的可行性和潛在優勢，用於以下 7nm-節點、六電晶體靜態隨機存取儲存體 （6TSRAM） 佈局的測量開發，無程式設計缺陷的設計和利用作為測試模式。

結果 (繁體中文) 3:

為了研究利用HIBDWL製作具有程式設計缺陷的高解析度圖形用於亞7nm節點的量測開發的可行性和潜在優勢，設計了六電晶體靜態隨機存取記憶體（6TSRAM）版圖，並將其作為測試圖形。