The use of these boards for validat

The use of these boards for validating the design gave rise to a width restriction related to the communication bus, since the Nexys2 board has a 40 I/O pin expansion bus. Consequently, generation of the different bitstreams for both the FMother and the FUT Board were affected by this restriction. A limitation was also encountered in the FUT 's PowerPC area,which was solved by restricting design conditions in the CLB test modules (Table 1).

結果 (中文) 1:

为验证设计的这些主板使用引起了与有关的通信总线，由于 Nexys2 董事会有 40 的 I/O 引脚扩展总线宽度限制。因此，不同的码流为 FMother 和笏板代受此限制。在笏的 PowerPC 地区，解决了制约设计条件在 CLB 测试模块 (表 1) 中也遇到限制。

結果 (中文) 2:

为验证设计使用这些板引起了相关通信总线宽度的限制，因为Nexys2板有40个I / O引脚扩展总线。因此，发电同时为FMother和FUT局不同的比特流受到此限制的影响。的限制也被在FUT的PowerPC的区域，这是通过限制在CLB测试模块设计条件（见表1）解决遭遇。

結果 (中文) 3:

为验证设计电路板的使用产生了一个相关的通信总线宽度的限制，由于nexys2板子有40个I/O引脚扩展总线。因此，对于FMother和该板的不同码流的生成受限制。限制也在未来的PowerPC地区遇到的，这是由在CLB测试模块的设计解决了制约条件（表1）。