See Figure 27 for one preferred met

See Figure 27 for one preferred method for clocking the AD6644. The clock source (low jitter) is converted from single-ended to differential using an RF transformer. The back-to-back Schott kdiodes across the secondary windings of the transformer limit clock excursions into the AD6644 to approximately 0.8 V p-p differential. This helps prevent the large voltage swings of the clock from feeding through to the other portions of the AD6644, and limits the noise presented to the ENCODE inputs. A crystal clock oscillator can also be used to drive the RF transformer if an appropriate limiting resistor (typically 100 Ω) is placed in series with the primary winding of the transformer.

結果 (中文) 1:

一个时钟的AD6644的首选方法，见图27。时钟源（低抖动）转换成单端至差分RF变压器。背到背的肖特kdiodes整个次级绕组的变压器限制到AD6644约0.8 V pp差分时钟游览。这有助于防止大的电压摆幅的时钟从馈送通过的AD6644的其它部分，并限制提交的编码输入的噪声。如果适当的限流电阻（通常为100Ω）被放置在变压器的初级绕组串联，一个晶体时钟振荡器也可以被用来驱动射频变压器。

結果 (中文) 2:

图27为首选方法的ad6644时钟。时钟源（低抖动）转换从单端差分使用射频变压器。背靠背芋kdiodes在变压器的次级线圈限制时钟游览到ad6644约0.8伏绝对差。这有助于防止大电压摆动的时钟从喂养到其他部分的ad6644，并限制噪声提出的编码输入。晶体时钟振荡器也可用于驱动射频变压器，如果一个适当的限流电阻（通常是100Ω）是放置在一系列的初级绕组的变压器。

結果 (中文) 3:

时钟 ad6644 产品的一个首选方法，请参阅图 27。时钟源 (低抖动) 是从单端转换为使用射频变压器的差异。跨变压器的二次绕组背对背朔特 kdiodes 限制时钟离题进到大约 0.8 V p-p 差 ad6644 产品。这有助于防止时钟的大型电压波动对其他部分的 ad6644 产品，通过喂养并限制提交的编码输入的噪音。此外可以用于晶体时钟振荡器驱动器的 RF 变压器，如果适当限制电阻 (通常 100 Ω) 放置在主清的变压器系列。