To keep a pipeline full, parallelis

To keep a pipeline full, parallelism among instructions must be exploited by finding sequences of unrelated instructions that can be overlapped in the pipeline. To avoid a pipeline stall, the execution of a dependent instruction must be separated from the source instruction by a distance in clock cycles equal to the pipeline latency of that source instruction. A compiler’s ability to perform this scheduling depends both on the amount of ILP available in the program and on the latencies of the functional units in the pipeline. We assume the standard five-stage integer pipeline so that branches have a delay of one clock cycle. We assume that the functional units are fully pipelined or replicated (as many times as the pipeline depth) so that an operation of any type can be issued on every clock cycle and there are no structural hazards.

結果 (繁體中文) 1:

為了保持流水線滿負荷，指令中的並行性，必須通過尋找可以在管道重疊無關的指令序列被利用。為了避免流水線失速，依賴指令的執行必須從源指令通過在時鐘週期等於源指令的流水線延時的距離分隔開。編譯器的執行此調度的能力既取決於ILP在程序中可用的數量以及在管道中的功能單元的延遲。我們假設標準五級整數流水線，使分支有一個時鐘週期的延遲。我們假設功能單元完全流水線或複製（多次流水線深度），使任何類型的操作可以在每個時鐘週期發行，並沒有結構性的危害。

結果 (繁體中文) 2:

要保持管道完整，必須通過查找管道中可重疊的不相關指令序列來利用指令之間的並行性。為了避免管道停滯，從屬指令的執行必須與源指令分離，以時鐘週期等於該源指令的管道延遲的距離。編譯器執行此調度的能力取決於程式中可用的 ILP 數量和管道中功能單元的延遲。我們假設標準五階段整數管道，以便分支具有一個時鐘週期的延遲。我們假設功能單元是完全管道化或複製的（與管道深度一樣多），以便可以在每個時鐘週期上發出任何類型的操作，並且不存在結構危險。

結果 (繁體中文) 3:

要保持筦道完整，必須通過查找筦道中可以重疊的不相關指令序列來利用指令之間的並行性。為了避免筦道暫停，依賴指令的執行必須與源指令以等於該源指令筦道延遲的時鐘週期間隔一定距離。編譯器執行此調度的能力既取決於程式中可用的ILP數量，也取決於筦道中功能單元的延遲。我們假設標準的五級整數筦道，使分支具有一個時鐘週期的延遲。我們假設功能單元是完全流水線或複製的（筦道深度的倍），囙此任何類型的操作都可以在每個時鐘週期發出，並且沒有結構危險。