1. Please refer Christophe's mail i

1. Please refer Christophe's mail in other file.
-- Refer Ampleon RDL design.7z for each layer of target PI1/RDL/PI2, apply same concept as feasibility to apply taped angle if needed.
-- A/B die position change, retangle PI frame die not cover all die. (Please refer illustration in mail)
-- ASECL add alignment key as last design.
-- ASECL may put dummy pattern in assigned area (refer illustration in mail), need to keep 500um clearance to passivation open.
-- Test die 1/2/3 not count as good die

結果 (中文) 1:

1.请请参阅克里斯托夫的邮件在其他文件中。— — 的每一层的目标葡 ⅰ 1/RDL/PI2 请参阅 Ampleon RDL design.7z，适用相同的概念，作为可行性进行录音的角度，如果需要。— — A / B 模位置变化，矩 PI 框架模不覆盖所有的模具。（请参阅在邮件中的插图）— — ASECL 添加对齐键作为最后的设计。— — ASECL 可能提出虚拟模式在指定的领域 （请参阅在邮件中的插图），需要保持 500um 间隙对钝化开放。--测试模 1/2/3 不算作好死

結果 (中文) 2:

1.请参考其他文件克里斯托夫的邮件。
-参考Ampleon RDL design.7z为目标PI1 / RDL / PI2的每一层，适用相同的概念可行性申请，如果需要录音的角度。
- A / B模位置的变化， retangle PI框架模具不能覆盖全部死亡。（详见图示邮件）
- ASECL添加对准作为最后的设计。
- ASECL可能使虚拟模式，在指定区域（指邮件中图），需要保留500um的间隙钝化开放的。
-考死1/2 / 3不能算作好的模具

結果 (中文) 3:

1。请参阅克里斯多夫的邮件在其他文件。参考ampleon RDL design.7z各层目标1 / RDL / Pi2，适用同样的概念，如果需要申请贴角的可行性。——A / B模位置变化，矩形框死都死不盖PI。（请参阅邮件中的说明）——asecl添加对准键上的设计。——asecl可以把虚拟模式在指定区域（参见插图在邮件），需要保持动态间隙钝化开放。-测试模具1 / 2 / 3不算是好的模具