Design for Performance Reduce CL–

Design for Performance Reduce CL– Internal diffusion capacitance of the gate itself• keep the drain diffusion as small as possible– Interconnect capacitance– Fanout Increase W/L ratio of the transistor– The most powerful and effective performance optimization tool in the hands of the designer– Watch out for self-loading! – when the intrinsic capacitance dominates the extrinsic load Increase VDD– Can trade-off energy for performance– Increasing VDD above a certain level yields only very minimal improvements– Reliability concerns enforce a firm upper bound on VDD

結果 (繁體中文) 1:

性能設計✓ 降低 CL – 閘極本身的內部擴散電容• 保持汲極擴散盡可能小– 互連電容– 扇出✓ 增加電晶體的 W/L 比–手中最強大、最有效的性能優化– 小心自加載！– 當內在電容主導外在負載時✓ 增加 VDD – 可以權衡能量與性能– 將 VDD 增加到一定水平之上僅產生非常小的改進– 可靠性問題強制規定 VDD 的嚴格上限

結果 (繁體中文) 2:

效能設計
 降低CL
–柵極本身的內部擴散電容
•保持排水擴散盡可能小
–互連電容
–扇形分叉
 新增電晶體的W/L比
–最强大、最有效的性能優化
設計師手中的工具
–小心自加載！– 當固有電容
主導外在負荷
 新增VDD
–可以在能源和效能之間進行權衡
–將VDD新增到一定水准以上的收益非常小
改進
–可靠性問題強制要求VDD有一個嚴格的上限

結果 (繁體中文) 3:

爲性能而設計
還原氯
–柵極本身的內部擴散電容
保持漏極擴散儘可能小
–互連電容
–扇出
增加了晶體管的寬長比
–最強大、最有效的性能優化
設計師手中的工具
–小心自動裝載！–當固有電容
支配外部負載
增加VDD
–可以用能源換取性能
–將VDD提高到一定水平以上隻會産生極小的收益
豐富
–可靠性問題對VDD施加了嚴格的上限