This is your standard planar MOSFET

This is your standard planar MOSFET used in modern microprocessors (above 20nm; more advanced chips use a different kind of transistor)You have your source, drain and gate as the essential components. When voltage is applied to the gate, current flows from the source to the drain.When the gate is active, a channel forms between the source and drain, through the p substrate.In theory, on a perfect transistor, there should be no leakage, ie no current should flow when the gate is not active. The only power consumption is active/switching power when the gate is asserted.Here's where the problems start: over the years, engineers have been trying to reduce to size of these transistors. This is primarily done by reducing the distance between the source and drain, and thus the width of the gate, and it's surface area.The problem is that under a certain size, the gate has less and less control over the channel. A few electrons go through at first, but as you shrink the gate even further, you get a transistor that presents a HIGH output despite an inactive gate, and the whole transistor as a switch model falls apart, as you can no longer accurately control their behavior.For a long time, while not critical, this leaking would use up a significant share of the power budget in a microprocessor ( even modern chips have roughly half of their power being leakage). The chip designers would thus shut off parts of a chip that were not being used on the fly, or simply downclock those components.However, the leakage problem actually got worse to a point where the planar transistor no longer worked. That's why new transistor structures have been invented that increase the surface area of the gate, such as the current finfet transistor, or the the gate all around FET.

結果 (繁體中文) 1:

這在現代的微處理器中使用的標準的平面MOSFET（以上為20nm;更先進的芯片使用不同類型的晶體管的）

你有你的源極，漏極和柵極作為主要組分。當電壓被施加到柵極時，電流從源極流向漏極。

當柵極有效時，源極和漏極，通過p襯底之間的信道的形式。

從理論上說，在一個完美的晶體管，應該不存在洩漏，即，當門處於非活動狀態沒有電流應流。唯一的功率消耗是主動/當柵極被斷言開關電源。

這裡的問題開始的地方：多年以來，工程師們一直在試圖減少對這些晶體管的尺寸。這主要是通過減少源極和漏極，並且因此門的寬度之間的距離做的，它的表面面積。

的問題是，在一定尺寸下，所述柵極具有在溝道越來越少的控制。一些電子經過在第一，但你甚至進一步萎縮的門，你得到呈現高輸出，儘管不活動的門，整個晶體管作為開關模型分崩離析晶體管，你可以不再準確地控制自己行為。

很長一段時間，而不是關鍵，此洩漏會佔用功率預算的顯著份額微處理器（甚至現代芯片有大約一半的功率為洩漏）。因此，芯片設計師會關閉那些沒有被在飛行中使用，或者乾脆downclock這些組件的芯片部分。

然而，洩漏問題實際上變得更糟的地步平面晶體管不再工作。這就是為什麼新的晶體管結構已經發明了增加門的表面面積，如當前的FinFET晶體管或門四周FET。

結果 (繁體中文) 2:

這是現代微處理器中使用的標準平面MOSFET（20nm以上;更先進的晶片使用不同類型的電晶體）

您有您的源，排水和門作為基本元件。當向柵極施加電壓時，電流從源流向排放。

當柵極啟動時，在源和排放之間形成通道，穿過 p 基板。

從理論上講，在一個完美的電晶體上，應該沒有洩漏，即當柵極不工作時，電流不應流動。當斷言柵極時，唯一的功耗是有源/開關電源。

問題就在這裡：多年來，工程師們一直試圖縮小這些電晶體的尺寸。這主要通過減少源和排水口之間的距離，從而減小澆口的寬度和表面積來實現。

問題是，在一定尺寸下，門對通道的控制越來越少。起初會經過幾個電子，但是當你進一步收縮柵極時，你得到一個電晶體，儘管柵極沒有活動，但輸出量很高，而整個電晶體作為開關模型就會崩潰，因為你無法再準確地控制它們的行為。

在很長一段時間內，這種洩漏雖然不嚴重，但會用掉微處理器中很大一部分的功率預算（即使是現代晶片，其電能也只有大約一半被洩漏）。因此，晶片設計人員將關閉未動態使用的晶片部分，或者乾脆關閉這些元件。

然而，洩漏問題實際上變得更糟，使平面電晶體不再工作。這就是為什麼新的電晶體結構被發明，以增加柵極的表面面積，如電流finfet電晶體，或所有圍繞FET的柵極。

結果 (繁體中文) 3:

這是你在現代微處理器中使用的標準平面MOSFET（20nm以上；更先進的晶片使用不同類型的電晶體）
你有你的來源，排水和大門作為基本組成部分。當電壓作用於柵極時，電流從源極流向漏極。
當柵極啟動時，源極和漏極之間通過p襯底形成一個通道。
理論上說，在一個完美的電晶體上，應該沒有漏電流，即當柵極不工作時，電流不應該流動。當門被斷言時，唯一的功耗是有功/開關功率。
問題就從這裡開始：多年來，工程師們一直在努力縮小這些電晶體的尺寸。這主要是通過减小源極和漏極之間的距離，從而减小柵極的寬度和表面積來實現的。
問題是在一定的尺寸下，柵極對通道的控制越來越小。一開始有幾個電子通過，但當你進一步縮小柵極時，你得到一個電晶體，儘管柵極不活動，但它仍有很高的輸出，整個電晶體作為一個開關模型就崩潰了，因為你不能再精確地控制它們的行為。
在很長一段時間內，雖然不是很嚴重，但這種洩漏會佔用微處理器中相當大的一部分電源預算（即使是現代晶片也有大約一半的電源是洩漏的）。囙此，晶片設計人員會關閉晶片上那些沒有在運行中使用的部分，或者乾脆關閉那些組件的時鐘。
然而，洩漏問題實際上變得更糟，以至於平面電晶體不再工作。這就是為什麼人們發明了新的電晶體結構來新增柵極的表面積，例如電流型場效應電晶體（finfet）或場效應電晶體周圍的柵極。