The series pass MOSFET (Q1) is enab

The series pass MOSFET (Q1) is enabled when the input supply voltage (V SYS ) is within the operating range defined by the programmable undervoltage lockout (UVLO) and overvoltage lockout (OVLO) levels. Typically the UVLO level at V SYS is set with a resistor divider (R1-R3) as shown in Figure 30. When V SYS is below the UVLO level, the internal 21-µA current source at UVLO is enabled, the current source at OVLO is off, and Q1 is held off by the 2-mA pulldown current at the GATE pin. As V SYS is increased, raising the voltage at UVLO above 2.5 V, the 21-µA current source at UVLO is switched off, increasing the voltage at UVLO, providing hysteresis for this threshold. With the UVLO pin above 2.5 V, Q1 is switched on by the 16-µA current source at the GATE pin if the insertion time delay has expired (Figure 22). See Application and Implementation for a procedure to calculate the values of the threshold setting resistors (R1-R3). The minimum possible UVLO level at V SYS can be set byconnecting the UVLO pin to VIN. In this case Q1 is enabled when the VIN voltage reaches the POR EN threshold.

結果 (繁體中文) 1:

串聯導通，當輸入電源電壓（V SYS）是由可編程欠壓鎖定（UVLO）和過壓鎖定（OVLO）水平所定義的操作範圍內的MOSFET（Q1）被使能。典型地，UVLO級在V SYS被設定為如圖30當V SYS低於UVLO電平的電阻分壓器（R1-R3），在UVLO內部21μA電流源被啟動，電流源在OVLO是關閉的，並且Q1由GATE引腳的2毫安下拉電流保持截止狀態。為V SYS的增加，在UVLO升高電壓高於2.5伏，在UVLO 21-μA電流源被關斷，從而增加了UVLO的電壓，該閾值提供了遲滯。與UVLO銷以上2.5 V，Q1是在由16μA電流源GATE引腳如果插入時間延遲終止（圖22）切換。參見應用與實現的過程，以計算閾值設定電阻（R1-R3）的值。在V SYS的最小可能UVLO級別可以設置byconnecting UVLO引腳到VIN。在這種情況下Q1當VIN電壓達到POR閾EN被啟用。

結果 (繁體中文) 2:

當輸入電源電壓 （V SYS ） 在可程式設計欠壓鎖定 （UVLO） 和過壓鎖定 （OVLO） 電平定義的工作範圍內時，將啟用串聯 MOSFET （Q1）。通常，V SYS 處的 UVLO 電平使用電阻分頻器 （R1-R3） 進行設置，如圖 30 所示。當 V SYS 低於 UVLO 電平時，將啟用 UVLO 處的內部 21 μA 電流源，OVLO 處的電流源關閉，並且 Q1 被 GATE 引腳處的 2 mA 下拉電流保持。隨著 V SYS 的增加，將 UVLO 處的電壓提高到 2.5 V 以上，UVLO 處的 21 μA 電流源關閉，從而增加 UVLO 處的電壓，從而為該閾值提供滯後。當 UVLO 引腳高於 2.5 V 時，如果插入時間延遲已過期，則通過 GATE 引腳處的 16 μA 電流源打開 Q1（圖 22）。有關計算閾值設置電阻 （R1-R3） 的值的過程，請參閱應用和實現。通過將 UVLO 引腳連接到 VIN，可以設置 V SYS 處可能的最低 UVLO 電平。在這種情況下，當 VIN 電壓達到 POR EN 閾值時，將啟用 Q1。 ...

結果 (繁體中文) 3:

當輸入電源電壓（V SYS）在可程式設計欠壓鎖定（UVLO）和過電壓鎖定（OVLO）電平定義的工作範圍內時，串聯通MOSFET（Q1）啟用。通常，V SYS處的UVLO電平用電阻分壓器（R1-R3）設定，如圖30所示。當V SYS低於UVLO電平時，UVLO處的內部21-微安電流源啟用，OVLO處的電流源關閉，並且Q1由柵極引脚處的2-mA下拉電流保持關閉。隨著V SYS的新增，將UVLO處的電壓提高到2.5v以上，關閉UVLO處的21-微安電流源，新增UVLO處的電壓，為該閾值提供滯後。當UVLO管脚高於2.5v時，如果插入時間延遲已過，則由柵極管脚處的16-微安電流源打開Q1（圖22）。有關計算閾值設定電阻器（R1-R3）值的過程，請參閱應用程序和實現。可以通過將UVLO引脚連接到車輛識別號（VIN）來設定V SYS的最小可能UVLO電平。在這種情況下，當車輛識別號電壓達到臨界值時，Q1啟用。