The accuracy problem for high-stack

The accuracy problem for high-stack cells, as reported in[10], results from the fact that these cell-based models donot capture the staggered change in the states of stackedtransistors. For example, consider a 3-input Nand gate asshown in Figure 1, with a rising transition at pin A3. Initially, there is no current flow in the N-stack except for asmall leakage current. When A3 rises, transistor M3 turnson and starts to discharge node N2. However, due to Millercapacitance between A3 and N2, transistor M2 is turned offand does not conduct current until node N2 is dischargedbelow Vdd − Vt. Similarly, transistor M1 will start discharging node X when N1 is discharged enough to turn on M1.

結果 (繁體中文) 1:

如[10]中所報告的，高堆疊單元的準確性問題是由於這些基於單元的模型沒有捕捉到堆疊晶體管狀態的交錯變化。例如，考慮如圖 1 所示的 3 輸入與非閘，腳位 A3 處有上升沿轉換。最初，除了少量漏電流外，N 疊層中沒有電流流動。當A3上升時，電晶體M3導通並開始對節點N2放電。然而，由於A3 和 N2 之間的米勒電容，電晶體 M2 關閉並且不導通電流，直到節點 N2 放電到低於Vdd - Vt。類似地，當N1 放電到足以導通M1 時，電晶體M1 將開始對節點X 放電。 。

結果 (繁體中文) 2:

如中所述，高堆疊電池的準確性問題
[10]，這是因為這些基於細胞的模型
不捕捉堆疊狀態的交錯變化
電晶體。 例如，將3輸入Nand門視為
如圖1所示，引脚A3處有上升過渡。 在內部，除了
洩漏電流小。 當A3上升時，電晶體M3導通
接通並開始對節點N2放電。 然而，由於Miller
A3和N2之間的電容，電晶體M2截止
並且在節點N2放電之前不導通電流
低於Vdd−Vt。類似地，當N1放電到足以導通M1時，電晶體M1將開始對節點X進行放電。

結果 (繁體中文) 3:

高堆疊單元的精度問題，如中所述
[10]，結果是這些基於細胞的模型
不捕捉堆疊狀態的交錯變化
晶體管。例如，將3輸入與非門視爲
如圖1所示，引腳A3有一個上昇躍遷。Initially，除了a，n堆棧中沒有電流
漏電流小。當A3上昇時，晶體管M3導通
並開始對節點N2放電。然而，由於米勒
A3和N2之間的電容，晶體管M2被關閉
並且直到節點N2放電時才傳導電流
低於Vdd Vt。類似地，當N1放電到足以導通M1時，晶體管M1將啟動discharging節點x。