As can be seen from this Figure, th

As can be seen from this Figure, the first step is for the communication bus to detect the FUT (step 1,Fig. 11). This detection process enables automatic identification of the FUT, due to the fact that each FUT Board sends two hardware identifiers which are read at the Mother Board and subsequently sent to the PC. An identifier serves to identify the kind of encapsulation used, and consequently, the type of FPGA. If the bitstreams for this FUT have already been generated, these files can now be downloaded (step 2, Fig. 11). If this is not the case, the bitstream generation process is activated in order to create the corresponding files using the values supplied by the database (step 3, Fig. 11). If downloading takes place correctly, the USB channel is enabled to establish communication between the PC and the Mother Board,in order to receive the test results (step 4, Fig. 11). Once all test results have been received, the different test process reports are generated (step 5, Fig. 11), and the FPGA test is complete. It should be
noted that if on sending the test patterns the communication bus test fails, the test is terminated and the FPGA evaluated is classified as not apt, since the pins and/or IOBs associated with the communication bus are defective and it is not therefore possible to conduct the test.

結果 (中文) 1:

从这个图中可以看出，第一步是为通信总线检测笏 （步骤 1，图 11）。此检测过程使笏，自动识别，每个笏板发送两个硬件标识符的是读取在母板和随后发送到 pc 机。标识符用于标识封装用，那种，因此，FPGA 的类型。如果为此笏码已经被生成了，现在可以下载这些文件 （步骤 2，图 11）。如果这不是个案，比特流生成过程被激活以创建使用数据库 （步骤 3，图 11） 所提供的值的相应文件。如果下载正确地发生了，被启用 USB 通道建立 PC 和母板之间的通信，以便接收测试结果 （步骤 4，图 11）。一旦所有测试的结果已经收到，则报告之间的不同的测试过程生成 （步骤 5，图 11），而 FPGA 测试已完成。它应该是注意是否在发送测试模式通信总线测试失败，终止测试和评估的 FPGA 列为不贴切，因为引脚和 （或） 本院与通信总线关联有瑕疵，故不可能进行测试。

結果 (中文) 3:

从这一数字可以看出，第一步是为通信总线检测FUT（步骤1，图11）。这种检测方法能够自动识别的未来，由于每个FUT板发送两个硬件标识符是在主板的阅读和随后被送到一个标识符，用来标识封装使用的PC，因此，FPGA的类型。如果这个未来的比特流已经产生，这些文件现在可以下载（步骤2，图11）。如果不是这样的话，比特流生成过程被激活以利用数据库提供的值创建相应的文件（步骤3，图11）。如果下载发生正确，USB通道能够建立PC和主板之间的通信，以接收测试结果（步骤4，图11）。一旦所有的测试结果已经收到，不同的测试过程所产生的报告（步骤5，图11），和FPGA的测试完成。它应该是注意，如果在发送测试模式的通信总线测试失败，测试结束和FPGA的评价分为不易，因为引脚和/或IOBs的通信总线相关的缺陷，因此可以进行测试。